Analog til digital konverter

fra Wikipedia, den gratis encyklopædi
Spring til navigation Spring til søgning
AD570 analog-digital konverter, til 8-bit databus
AD570 / AD571
INTERSIL ICL7107 analog-digital konverter, til tre og et halvcifret decimal display
ICL7107
4-kanals multiplex stereo analog-digital konverter, der bruges på et lydkort til en pc

En analog-digital konverter [1] er en elektronisk enhed, komponent eller del af en komponent til konvertering af analoge indgangssignaler til en digital datastrøm , som derefter kan behandles eller lagres yderligere. Andre navne og forkortelser er ADC, analog til digital converter eller A / D converter, engelsk ADC (alog-to-d igital c onverter) eller kort tid A / D.

Der anvendes en række forskellige positioneringsmetoder. Modstykket er digital-til-analog-konverteren (DAU).

Analog-digitale omformere er elementære komponenter i næsten alle enheder i moderne kommunikations- og underholdningselektronik, som f.eks B. mobiltelefoner , digitale kameraer eller videokameraer . De bruges også til at registrere måleværdier i forsknings- og industrielle produktionssystemer, i maskiner og daglige tekniske genstande såsom motorkøretøjer eller husholdningsapparater.

Arbejdsmåde

En ADC konverterer et tids- og værdikontinuerligt indgangssignal (analogt signal) til en tidsdiskret og værdidiskret sekvens af digitalt repræsenterede værdier. På grund af et begrænset antal mulige outputværdier finder kvantisering altid sted. Resultatet af en AD-konvertering kan forestilles i et signal-tid-diagram i en række punkter med trinvise vandrette og lodrette afstande. Hovedparametrene for en ADC er dens bitdybde og dens maksimale samplingshastighed . Konverteringstiden er normalt meget kortere end den gensidige af samplingshastigheden.

Bitdybden på en AD -konverter begrænser allerede den maksimalt mulige nøjagtighed, hvormed indgangssignalet kan konverteres. Den anvendelige nøjagtighed er lavere på grund af andre fejlkilder i ADC. Ud over de hurtigst mulige metoder er der også langsomme (integrerende) metoder til at undertrykke interferens.

Tidsdiskretisering (prøveudtagning)

Sampling af et analogt signal ved hjælp af et sample-and-hold kredsløb
Spektrum en på båndbegrænset signal (blå) og dets ved sampling med frekvensen resulterende billedfrekvenser (grøn) - uden overlapning, dvs. med korrekt scanning

Den mindst nødvendige samplingsfrekvens for tabsfri diskretisering skyldes indgangssignalets båndbredde.

For senere at kunne rekonstruere signalet fuldstændigt, skal samplingsfrekvensen være større end det dobbelte af den maksimalt mulige frekvens i indgangssignalet (se Nyquist -frekvens ). Ellers er der en undersampling og leder i det rekonstruerede signal til indgangssignalet er ikke eksisterende frekvenser. Derfor skal indgangssignalet være båndbegrænset . Enten er det dette alene, eller også bliver det til et sådant signal ved lavpasfiltrering .

Nogle gange er signalet, der skal samples, imidlertid så højfrekvent, at denne betingelse ikke teknisk kan implementeres. Men hvis indgangssignalet er periodisk, kan flere samplinger med tidsforskydning stadig muliggøre en rekonstruktion uden at overtræde samplingssætningen, da mellempunkter bestemmes, når signalet passeres flere gange, og der oprettes et større antal interpolationspunkter, som resulterer i sidste ende i en stigning i prøveudtagningshastigheden.

I mange konverteringsprocesser må indgangssignalet ikke ændre sig under signalkonvertering. Skift derefter til den faktiske AD -konverter, et prøve- og holdkredsløb (prøve og hold), før signalværdien ( engelsk prøve) analog så cacher, at den forbliver konstant under kvantisering. Dette gælder især trin-for-trin og bit-by-bit konvertere, som kræver længere konverteringstider. Hvis en konverter kræver dette prøve-og-hold-kredsløb, er det normalt inkluderet i dag, når det implementeres som et integreret kredsløb .

I mange applikationer skal indgangssignalet altid samples med nøjagtig samme tidsintervaller. På grund af tilfældige variationer i afstandene opstår der imidlertid en effekt, der kaldes rystelser . Det forfalsker det originale signal under den senere genopbygning, da dette igen er lige langt - det vil sige med de samme tidsintervaller.

Konverteringstiden må ikke forveksles med en konverters latens , det vil sige den tid, der går efter erhvervelsen, indtil en AD -konverter er passeret på datoen. Denne tid kan være meget længere end konverteringstiden, hvilket kan være særligt forstyrrende inden for styringsteknologi. Det skyldes pipeline af konverteren, efterbehandling af dataene og den serielle datatransmission .

Kvantisering

Digitalt signal (røde prikker) efter sampling og kvantisering af et analogt signal (grå linje)

Kvantiseringen af ​​det tidligere tidsdiskretiserede signal repræsenterer den faktiske overgang fra et analogt signal til et digitalt signal På grund af konverterens begrænsede bitdybde er der kun et bestemt antal kodeord og deres tilhørende indgangsspænding. Signalet kvantificeres. Afvigelsen mellem den sande indgangsspænding og den kvantiserede indgangsspænding kaldes kvantiseringsafvigelsen . Jo flere bits eller kodeord der er tilgængelige, jo mindre er denne uundgåelige afvigelse. I en ideel AD -konverter reducerer hver ekstra bit denne støj med 6,02 dB. Med reelle AD-omformere kan det effektive antal bits (ENOB) bruges til at estimere, hvad en yderligere bit ville bringe i den pågældende konverter (f.eks. Ville en yderligere bit i en 12-bit konverter med en ENOB på 11 bits være ca. 0, 15 bit eller 0,9 dB).

Forholdet mellem den maksimalt mulige uforvrængede indgangsspænding og støj med en signalfri indgang kaldes det dynamiske område . Omformere, der leverer et konstant kodeord, når der ikke er noget indgangssignal, har et uendeligt højt dynamisk område. Det giver mere mening at angive signal-støj-forholdet (eller SINAD , forholdet mellem signal og støj og forvrængning, forholdet mellem signalet og summen af ​​støj og forvrængning).

Referenceværdi

Da det analoge signal, der fødes til ADC, konverteres til en variabel digital værdi, skal det evalueres med en bestemt værdi eller et signal (indgangssignalområde eller måleområde ). Generelt vil det være en fast referenceværdi (f.eks. en internt genereret referencespænding) bruges. Det analoge indgangssignal kortlægges digitalt, referencen definerer den tilladte spidsværdi for indgangssignalet.

Kvantiseringskurve

I analog-til-digital-konvertere er der altid et ikke-lineært forhold mellem input- og output-variablerne. Men hvis den digitale værdi ændres med konstante intervaller med stigende indgangsspænding, eller hvis den karakteristiske kurve nærmer sig en lige linje med ekstremt fine graderinger, taler man om en lineær analog-digital konverter. Der er

unipolare versioner, for eksempel i det dobbelte system
000… 000 for 0 100… 000 for / 2 111… 111 for - 1 LSB
bipolare versioner, for eksempel i det dobbelte system med offset
000… 000 for / 2 100… 000 for 0 111… 111 for / 2 - 1 LSB

andre kodninger, f.eks. tos komplement , BCD -kode, kan også bruges.

Grænseflader

Ud over det allerede nævnte prøve-og-hold- kredsløb er der krævet yderligere kredsløb til grænsefladen til den analoge verden, så disse ofte integreres på en chip sammen med den faktiske omformer. Disse kan f.eks. Være buffer- eller forstærkerkredsløb, muligvis med omskiftelig forstærkning ( Programmable Gain Amplifier (PGA)) samt input til differentialsignaltransmission . Der er også varianter uden en reel subtraktionsforstærker ved indgangen; I stedet behandles differenssignalets to linjer den ene efter den anden, og først da dannes forskellen (såkaldte pseudo- differentialindgange) [2] .

Digitale data stilles til rådighed ved udgangen. Klassisk vises hver bit af outputvariablen på sin egen forbindelsesstift; størrelsen udsendes parallelt - for ikke at forveksle med den parallelle konvertering . Hvis størrelsen skal vises på et display , bruges også integrerede syv-segment encodere , eller størrelsen sendes som en BCD-kode i en multiplexproces . Ulempen ved den parallelle udgang, især ved yderligere behandling af mikroprocessorer eller controllere , er det store antal forbindelsesstifter, der kræves. Derfor implementeres ofte serielle forbindelser , f.eks. Med protokollerne I²C , SPI eller I²S . Med passende datahastigheder bruges f.eks. LVDS- eller JESD204B -teknologi.

Afvigelser

Ud over den uundgåelige kvantiseringsfejl har rigtige AD -omformere følgende fejl:

Nulpunktfejl, forstærkningsfejl og ikke-linearitetsfejl

Afvigelser fra forholdsproportionen
a) additiv, b) multiplikativ, c) ikke-lineær

Følgende fejl er defineret som afvigelser i egenskaberne mellem den reelle og ideelle konverter (se figur):

Forstærkningsfejlen angives ofte som en brøkdel af den aktuelle værdi, nulpunktsfejlen sammen med kvantiseringsfejlen og ikke-linearitetsfejlen som brøkdele af den endelige værdi eller som et multiplum af en LSB.

Fejl ved eksamen

Afvigelser i eksamen
a) hvis et trin er ulige i bredden,
b) hvis bredden på en højere klasse er forkert

Individuelle trin kan variere i bredden.

Med konstant stigende inputvariabler, afhængigt af implementeringsmetoden, kan en værdi af outputvariablen springes over, især hvis der overføres flere binære cifre, f.eks. Fra 0111 1111 til 1000 0000. Dette kaldes "mangler koder ”.

Temporale og blændefejl

Ved omdannelse af hvert ikke-konstant indgangssignal af konverteren ur Δ t (forårsaget af tidsvariationer i ur jitter ) en tidsmæssig ændring i input signal proportionalt fejl. I tilfælde af et sinusformet signal med frekvens f og amplitude A er det . Enhver jitter skaber yderligere støj-der er ingen tærskel, under hvilken der ikke er nogen forringelse af signal-til-støj-forholdet. Mange nuværende omformere (især delta-sigma-omformere) har intern urbehandling. Årsagen til dette er, at mange omformere kræver en højere intern urhastighed eller, i tilfælde af delta-sigma-omformere, at jitter der direkte (dvs. selv med et konstant indgangssignal) forårsager konverteringsfejl.

Implementeringsproces

Der er et stort antal metoder, der kan bruges til at konvertere analoge til digitale signaler. Følgende er hovedprincipperne. I alle eksempler bruges den elektriske spænding som inputvariabel.

Blokkene styrer selv den interne proces med en konvertering.For samarbejdet med en computer kan en ADC forsynes med et startinput til anmodningen om en ny konvertering, med et "optaget" output til meddelelse om den igangværende konvertering og med bus-kompatible dataudgange til aflæsning af den resulterende digitale værdi.

Integrerende konverter (tællemetode)

Der er to processer involveret i disse procedurer:

  • en analog proces påvirket af den målte variabel, hvor en kondensator kontinuerligt oplades og skiftevis aflades igen,
  • en digital proces, der måler tider eller pulstætheder afhængigt af opladningsprocessen, som tælles.

Opfølgningsomformeren tælles også med. Denne betjenes som en feedbackomformer uden kondensator og forklares nærmere nedenfor.

Enhældningsomformer (savtand / enkelt-rampe-metode)

Funktionelt princip for en ADC baseret på savtandsmetoden

Med savtandsmetoden er udgangsspændingen en savtandgenerator via to komparatorer K 1 og K 2 med jordpotentiale (0 V) og med ADC -indgangsspændingen sammenlignet. I perioden hvor savtandsspændingen ligger mellem 0 V og spændingen pulserne i en krystaloscillator tælles. På grund af savtandsspændingens konstante hældning, den forløbne tid og dermed tællingen, når den når proportional med niveauet for ADC -indgangsspændingen. I slutningen af ​​tælleprocessen overføres tælleresultatet til et register og er tilgængeligt som et digitalt signal. Tælleren nulstilles derefter, og en ny oversættelsesproces starter.

Konverteringstiden for denne ADC afhænger af indgangsspændingen. Hurtigt skiftende signaler kan ikke registreres med denne konvertertype. Omformere, der bruger savtandsmetoden, er upræcise, da savtandgeneratoren fungerer ved hjælp af en temperatur- og aldersafhængig integrationskondensator. På grund af deres relativt lave kredsløbskompleksitet bruges de til enkle opgaver, for eksempel i spilkonsoller til at digitalisere positionen af ​​et potentiometer , der bevæges af et joystick eller et rat.

Dual- og Quadslope-omformere (multi-rampemetode)

Dobbelt- og firhældningsomformere består hovedsageligt af en integrator og flere tællere og elektroniske kontakter . Integratoren arbejder med en ekstern kondensator af høj kvalitet, der oplades og aflades i to eller flere cyklusser. Med proceduren med to rampe (dobbelt hældning) tilsluttes integratorindgangen først til den ukendte ADC-indgangsspænding, og opladning finder sted over et bestemt tidsinterval. For den efterfølgende afladning er integratoren forbundet med en kendt referencespænding med modsat polaritet. Detaljer forklares under digital metrologi . Den afladningstid, der kræves for at nå nul spænding ved integratorudgangen, bestemmes af en tæller; måleraflæsningen repræsenterer direkte indgangsspændingen, hvis den er dimensioneret korrekt. Med denne metode reduceres størrelsen af ​​kapaciteten fra resultatet. For at rette ADC's nulpunktsfejl udføres en yderligere opladnings- / afladningscyklus med integratorindgangen kortsluttet med fire-rampe metoden. Referencespændingen er den afgørende faktor for nøjagtigheden; dette betyder f.eks., at termisk inducerede udsving skal undgås.

Sådanne omformere baseret på multi-rampemetoden er langsomme, kræver ikke et prøve-og-hold-kredsløb og tilbyder høj opløsning samt god differentiel linearitet og god undertrykkelse af interferenssignaler såsom støj eller netværkskobling. Det typiske anvendelsesområde er displaymålere ( digitale multimetre ), som næppe har brug for en konverteringstid på mindre end 500 ms og med en passende integrationstid kan eliminere overlejrede 50 Hz -forstyrrelser i netfrekvensen.

Opladningsbalancekonverter

I ladningsbalanceringsprocessen oplades en integrators kondensator med en elektrisk strøm, der er proportional med inputvariablen og aflades ved korte strømstød i den modsatte retning, så der i gennemsnit ikke opbygges ladning. Jo større ladestrøm, jo ​​oftere aflades den. Frekvensen er proportional med inputvariablen; antallet af udladninger på en fast tid tælles og giver den digitale værdi. Med hensyn til dets adfærd ligner processen processen med to skråninger. Andre analoge indgangstrin, der indeholder en spændingsfrekvensomformer med et tilstrækkeligt højt nøjagtighedsniveau, fører også til en digital værdi via frekvensoptælling.

Feedback -konverter (seriel proces)

Analog-digital konvertering ved hjælp af DAU-indstilling

Disse arbejder med en DAU, der giver en sammenligningsværdi forsyninger. Dette er forbundet til det analoge indgangssignal i henhold til en passende strategi tilnærmet. Den digitale værdi, der er angivet i slutningen på DAU, er resultatet af ADC. Da processen kræver en periode, hvor indgangssignalet ikke må ændres, tages en "prøve" ved hjælp af et prøve-og-hold-kredsløb (S / H) og registreres under implementeringen.

Opfølgningsflytter

Her bruges en tæller som en datahukommelse. Afhængigt af tegn på tælles op eller ned med et trin og sammenlignes igen - tælles og sammenlignes igen, indtil forskellen er mindre end det mindste justerbare trin. Disse omformere "følger" simpelthen signalet, hvorved konverteringstiden afhænger af afstanden mellem det aktuelle indgangssignal og signalet under den sidste konvertering.

Efterfølgende tilnærmelse

Disse arbejder med en DAU, der giver en sammenligningsværdi genopbygger hver gang. Indgangssignalet er begrænset ved hjælp af interval nesting . Enkel successiv tilnærmelse konverterer en bit pr. Trin. En konvertering, der er størrelsesordener mere præcis og hurtigere, kan opnås ved, at konverteringen udføres redundant ved at konvertere med en mindre trinstørrelse end svarer til en bit.

Vejemetode
Midlertidig progression i vejningsprocessen med fire bits kl = 6,5 V og et mindste justerbart spændingstrin = 1 V. Resultat = 0110 B = 6 V.

En mulig tilnærmelsesmetode er vejemetoden . For det første sættes alle bits til nul i en datahukommelse ( successivt tilnærmelsesregister , SAR). Begyndende med den mest signifikante bit ( Most Significant Bit , MSB) til den mindst signifikante bit vil være ned til mindst signifikante bit (LSB) bestemt efter hinanden alle bitene i den digitale værdi.

Kontrolenheden indstiller den igangværende bit til en på prøvebasis; den digital-til-analoge omformer genererer sammenligningsspændingen, der svarer til den aktuelle digitale værdi. Komparatoren sammenligner dette med indgangsspændingen og får styreenheden til at nulstille den igangværende bit til nul, hvis sammenligningsspændingen er højere end indgangsspændingen. Ellers er boret mindst nødvendigt og forbliver sat. Efter indstilling er den mindst betydende bit mindre end det mindste justerbare trin.

Under implementeringen er indgangssignalet tilladt ændres ikke, da bitene i den lavere orden ellers ville blive opnået på grundlag af de bestemte, men ikke længere gyldige bits af højere orden. Derfor er et prøve-og-hold-kredsløb (S / H) forbundet opstrøms for input. ADC har brug for en konverteringstid for urcyklus for hver bit nøjagtighed. Sådanne omformere opnår opløsninger på 16 bit ved en konverteringshastighed på 1 MHz.

Redundante konvertere

Redundante analog-til-digitale konvertere svarende til vejningsprocessen antager, at der ikke er nogen nøjagtig halvering af det stadig åbne interval omkring målværdien, men at dette interval kun er begrænset af en del deraf. For at gøre dette har de en digital-til-analog-omformer, hvis elementer ikke er klassificeret efter det dobbelte system, dvs. altid med en faktor 2, men med en mindre faktor. På den ene side accepterer du, at der kræves flere elementer for at dække det samme værdiområde, men på den anden side giver du konverteren mulighed for at arbejde en størrelsesorden hurtigere og opnå en nøjagtighed, der er flere størrelsesordener højere: Jo hurtigere funktionen skyldes, at komparatoren I hvert trin er det ikke nødvendigt at vente, indtil forstærkeren har sat sig til en multiplum af målnøjagtigheden (altid i størrelsesordenen lige så mange afregningstidskonstanter, som konverteren skal konvertere bits), men træf snarere en beslutning efter den korte afviklingstid på 50 procent, som derefter er defekt i et ret stort område inden for det resterende interval. Dette absorberes imidlertid mere end af de overflødigt designede konverterelementer. Den samlede konverteringstid for en sådan konverter er i størrelsesordenen en effekt på ti under dens simple model. På grund af den redundante implementeringsproces har en sådan konverter et meget lavere niveau af iboende støj end dens rent dobbelte modstykke.

Derudover kan en sådan ADC kalibrere sig selv op til en nøjagtighed, der kun er begrænset af støjen. Ved at lade selvkalibreringen køre meget langsommere end implementeringen i den praktiske anvendelse, kan påvirkningen af ​​støj i denne proces reduceres med en størrelsesorden. Den resulterende karakteristiske kurve for en sådan konverter er absolut lineær bortset fra en støjlignende afvigelse af et par gange af det mindste element, der bruges til selvkalibrering. Ved at placere to sådanne omformere ved siden af ​​hinanden på den samme chip og en altid i kalibreringstilstanden, kan sådanne omformere gøres næsten modstandsdygtige over for fremstillingstolerancer, temperatur- og driftsspændingsændringer. Den opnåelige opløsning er udelukkende støjbegrænset.

Delta-Sigma metode

Værdier i forskellige niveauer af delta-sigma-omformeren

Delta-sigma-metoden, også kendt som en 1-bit-konverter, er baseret på delta-sigma-modulering . I sin enkleste form (førsteordens modulator) kommer indgangssignalet til integratoren via en analog subtrakter og forårsager et signal ved dets udgang, som vægtes med en eller nul af en komparator. En flip-flop genererer et tidsdiskret binært signal, hvormed en 1-bit digital-til-analog-omformer leverer en positiv eller negativ elektrisk spænding, som trækker integratoren tilbage til nul via subtraktoren ( kontrolsløjfe ). Et nedstrøms digitalt filter konverterer den serielle og højfrekvente bitstrøm til data med en lav opdateringshastighed, men en stor bitbredde (16 eller 24 bit) og et højt signal-til-støjforhold (94 til 115 dB). I praksis er delta-sigma-omformere konstrueret som systemer af tredje eller fjerde orden, det vil sige ved hjælp af flere serielt arrangerede differential- og integratortrin. Dette tillader bedre støjformning og dermed en højere gevinst i opløsning med samme oversampling.

En fordel ved delta-sigma-omformeren er, at dynamikken kan udveksles inden for visse grænser på grund af båndbredden. På grund af den kontinuerlige prøveudtagning ved indgangen kræves der ingen prøve- og holdkredsløb. Derudover stilles der lave krav til det analoge anti-alias-filter.

Fordelene kommer til prisen af ​​ulempen ved den forholdsvis høje latenstid, som primært skyldes de digitale filtertrin. Delta-Sigma-konvertere bruges derfor, hvor kontinuerlige signalkurver og kun moderate båndbredder er påkrævet, f.eks. I lydsektoren. Næsten alle lydenheder i underholdningselektronik -sektoren, såsom DAT -optagere , bruger disse omformere.

Det bruges også i stigende grad til datakonvertere inden for kommunikationsteknologi og måleteknologi på grund af faldende priser. På grund af den høje oversampling, der kræves i dette tilfælde, er der imidlertid grænser for metoden ved højere frekvenser. Grænsen er omkring 2,5 MHz.

Parallel konverter

To-bit parallel konverter med kodekonvertering; En komparator registrerer overløb, tre komparatorer genererer sumkoden , AND-portene konverterer den til en 1-ud-af-n-kode , hvorfra OR-portene genererer den ønskede binære kode

Enkeltrins parallelle omformere (flashomformere)

Mens den successive tilnærmelse udfører flere sammenligninger med kun en komparator, kan den direkte metode eller Flash -implementering gøre med kun en sammenligning. I tilfælde af flashomformere kræves der imidlertid en separat implementeret komparator for hver mulig outputværdi (undtagen den største). For eksempel kræver en 8-bit flashkonverter derfor 2 8 −1 = 255 komparatorer.

Det analoge indgangssignal sammenlignes samtidigt i flashomformeren af ​​alle komparatorer med sammenligningsværdierne (genereret af en lineær spændingsdeler). Dette efterfølges af en kodeomdannelse af 2 n −1 komparatorsignalerne til en n bit bred binær kode (med n : opløsning i bits). Resultatet er umiddelbart tilgængeligt efter forsinkelserne i behandlingen (skiftetiden for komparatorerne og forsinkelse i afkodningslogikken). Som et resultat er flash -omformerne meget hurtige, men involverer generelt også høje effekttab og anskaffelsesomkostninger (især med de høje opløsninger).

Karakteristisk kurve for en to-bit parallelomformer.
H står for HIGH = positivt overdriven, L for LOW = negativt overdriven.

Uanset opløsningen kræver kodekonvertering kun en kolonne med AND -porte og en kolonne med OR -porte (se billede). Det konverterer resultatet af komparatorerne til et binært tal. Det fungerer med en meget kort forsinkelsesforsinkelse, der er den samme for alle binære cifre. Der kræves tre komparatorer til de fire mulige værdier for en to-bit-omformer. Den fjerde har kun funktionen til at signalere, at måleområdet er overskredet og understøtte kodeomdannelsen.

Flertrins parallelle omformere (pipeline-omformere)

AD -implementering i flere faser

Rørledningskonvertere er analog-digitale omformere i flere trin med flere uafhængige faser, der er konstrueret i en rørledningsarkitektur . Deres faser består normalt af flashomformere over et par bits.

En grov kvantisering udføres i hvert pipeline -trin, denne værdi konverteres til et analogt signal med en DAC og trækkes fra det midlertidigt lagrede indgangssignal. Restværdien føres i stigende grad til det næste trin. Fordelen ligger i det stærkt reducerede antal komparatorer, f.eks. B. 30 for en totrins otte-bit konverter. Desuden kan der opnås en højere opløsning. Flertrinnet øger latenstiden, men reducerer ikke samplingshastigheden væsentligt. Rørledningskonvertere har erstattet de rigtige parallelle konvertere bortset fra ekstremt tidskritiske applikationer. Disse konvertere på flere niveauer opnår datahastigheder på 250 MSPS (megaprøver pr. Sekund) med en opløsning på 12 bit (MAX1215, AD9480) eller en opløsning på 16 bit med 200 MSPS (ADS5485).

Værdierne for kvantiseringsniveauerne tilføjes under hensyntagen til deres vægtning. Det meste af tiden indeholder en korrektion ROM også kalibreringsdata , som bruges til at rette fejl, der opstår i de enkelte digitaliseringstrin. I nogle versioner genereres disse korrektionsdata også som reaktion på et eksternt signal og lagres i et RAM .

Pipeline-Umsetzer kommen normalerweise in allen Digitaloszilloskopen und bei der Digitalisierung von Videosignalen zur Anwendung. Als Beispiel ermöglicht der MAX109 bei einer Auflösung von 8 bit eine Abtastrate von 2,2 GHz. [3] Mittlerweile gibt es aber noch schnellere (4 GSPS) und genauere Umsetzer (16 bit @1 GSPS). Bei heutigen Digitaloszilloskopen mit möglichen Abtastraten von 240 GSPS werden zusätzlich noch Demultiplexer vorgeschaltet.

Hybrid-Umsetzer

Ein Hybrid-Umsetzer ist kein eigenständiger Umsetzer, sondern er kombiniert zwei oder mehr Umsetzungsverfahren, zum Beispiel auf Basis einer SAR-Struktur, wobei der ursprüngliche Komparator durch einen Flash-Umsetzer ersetzt wird. Dadurch können in jedem Approximationsschritt mehrere Bits gleichzeitig ermittelt werden.

Marktsituation

Am Markt kommen im Wesentlichen vier Verfahren vor:

  • Für hohe Abtastraten kommen Pipeline-Umsetzer zum Einsatz. Geschwindigkeiten 40 MSPS bis 5 GSPS. Übliche Dynamik 8 Bit, 12 Bit (bis 4 GSPS) oder 16 Bit (bis 1 GSPS).
  • Kommt es auf hohe Genauigkeit bei gemäßigter Abtastraten an und spielt Latenz keine Rolle, kommen Delta-Sigma-Umsetzer zum Einsatz. Geschwindigkeiten wenige SPS bis 2,5 MSPS. Bittiefen 16 Bit bis 24 Bit.
  • Ist die Latenz wesentlich oder stört das vergleichsweise steile Tiefpassverhalten, kommen sukzessiv approximierende Umsetzer zum Einsatz. Geschwindigkeiten 0,1 MSPS bis 10 MSPS.
  • In einfachen anzeigenden Messgeräten wie Multimeter kommen langsame Störungen dämpfende Zählverfahren wie Dualslope-Umsetzer zum Einsatz.

Mit diesen Verfahren kann man fast alle praktischen Anforderungen abdecken und bei gemäßigten Anforderungen (z. B. 12 bit, 125 KSPS, 4 Kanäle) sind diese Wandler kostengünstig (ca. 1 €) zu bekommen.

Wichtige Kenngrößen

  • Abtastrate (Sample Rate) – Angabe zur Häufigkeit der Umsetzung.
  • Auflösung (Resolution) – Breite der Stufen (auch Anzahl der Stufen oder Anzahl der Stellen), die zur Darstellung des Ausgangssignals verwendet werden.
  • Nullpunktsfehler – Die Umsetzerkennlinie (ohne Berücksichtigung der Stufung) ist verschoben. Der digitale Wert unterscheidet sich vom richtigen Wert um einen konstanten Betrag.
  • Empfindlichkeitsfehler , Verstärkungsfehler – Die Umsetzerkennlinie (ohne Berücksichtigung der Stufung) ist verdreht (Steigungsfehler). Der digitale Wert unterscheidet sich vom richtigen Wert um einen konstanten Prozentsatz der Eingangsgröße.
  • Integrale Nichtlinearität – Der Fehler dadurch, dass eine als linear zugrunde gelegte Umsetzerkennlinie (ohne Berücksichtigung der Stufung) nicht geradlinig ist.
  • Differenzielle Nichtlinearität – Abweichung der Breite der Umsetzungsstufen untereinander
  • Quantisierungskennlinie – Grafische Darstellung des Zusammenhangs zwischen den digitalen Ausgangswerten und den analogen Eingangswerten, z. B. einem linearen oder logarithmischen Verlauf folgend.
  • Quantisierungsfehler – Durch die begrenzte Auflösung bedingte Abweichung des Ausgangssignals vom funktionalen (stetigen) Verlauf.
  • Informationslücke (Missing Code) – Wenn eine kontinuierliche Vergrößerung des Eingangssignals keine fortlaufend durchnummerierten Werte des Ausgangscodes zur Folge hat, sondern ein Wert übersprungen wird; möglich bei einer differenziellen Nichtlinearität von mehr als 1 LSB.
  • Latenzzeit – Laufzeitverzögerung von der Erfassung des Eingangssignals bis zur Bereitstellung des zugehörigen Ausgangssignals.
  • Signal-Rausch-Verhältnis in dB
  • Dynamikumfang in dB
  • Dynamische Parameter
  • Intermodulationsstörungen in dB
  • Betriebsstrom – je schneller die Umsetz-Elektronik arbeiten muss, desto höherer wird ihr Versorgungsstrom (Eigenerwärmung).

Siehe auch

Literatur

  • Rudy J. van de Plassche: CMOS integrated analog-to-digital and digital-to-analog converters. 2nd edition. Kluwer Academic, Boston 2003, ISBN 1-4020-7500-6 (englisch)
  • Ulrich Tietze, Christoph Schenk: Halbleiter-Schaltungstechnik. 12. Auflage. Springer, Heidelberg 2002, ISBN 3-540-42849-6
  • Rüdiger Klein, Das neue Werkbuch Elektronik. Bercker, Kevelaer, ISBN 978-3-645-65094-6

Weblinks

Commons : Analog-Digital-Umsetzer – Sammlung von Bildern, Videos und Audiodateien

Einzelnachweise

  1. Von den gebräuchlichen Begriffen wird hier derjenige verwendet, der für die Ingenieurwissenschaften durch Normung in DIN 1319 -2 festgelegt worden ist.
  2. Application Note 1108 – Understanding Single-Ended, Pseudo-Differential and Fully-Differential ADC Inputs , Applikationsschrift von Maxim Integrated , 2002-006-14, abgerufen am 2018-12-12
  3. Datenblatt des Flash-Umsetzers MAX109 (PDF; 452 KiB).